Blast Yield® 是一套为台积电65纳米过程设计、合乎晶圆厂可制造性和出产量规定的解决方案。它支持台积电DFM 数据工具,这可给设计师带来对晶圆厂准确的DFM。有了Blast Yield TX, Magma (微捷码)用户在优化时序, 区域、功率和噪音的同时，也可改进可制造性和产能。这符合台积电要求的DFM 流程针对随机与系统的出产量损失进行处理，也藉由处理过程变异提供了与硅更密合的交互作用。内建DFM 服从检查了与台积电内部工具的关联性, 简化签核。

概要

保证可制造性和最大化产能是在65纳米设计的主要挑战，它也对及早处理产能相关问题十分重要。後布局产能进步解决方案是较不有效的，也会导致设计迭代。系统和随机出产量损失必须加以注意。制造过程的固有局限导致可造成灾难或参数失败的处理变异。基於规则的DFM解答在65纳米不再有效，也可能导致过多或不及的设计。

有内建产能优化功能的全面RTL到GDSII解决方案
针对台积电65纳米设计, Blast Yield TX为整合进Magma(微捷码)的RTL 到GDSII实施流程的产能改善提供了一种全面解答。它包括使用产能明确的技术映射和细胞估量来同时优化其它度量譬如时序、区域和功率的先进细胞产能优化能力。它同时包括CAA 和时序引导的导线传播和加宽。

整合虚拟化工机械润饰(VCMP) 塑模驱动假的金属积土和为改善提取准确性提供准确层数和金属厚度。光刻模拟在流程过程中消灭热点并保证LPC 正确性。完全支持先进的台积电DFM 规则和签核准确服从检查提供早期的反馈和简化制造交货。

细胞生长优化和布局
藉使用一个产能描绘的单元程式库, Blast Yield TX 可及早开始产能优化和在流程过程中继续进行，从最初的综合安置、时钟树综合一直到最後的发送。在技术映射和细胞估量期间，能符合最高性能设计限制和最大化出产量的逻辑细胞将被使用。

CAA 引导的导线传播和加宽
Blast Yield TX 提供CAA 能力来辨认由於随机颗粒的瑕疵而易失败的区域。重要区域分析与台积电制造过程和瑕疵发行模型相关。这允许Blast Yield TX 根据重要区域与相关潜在的随机瑕疵执行导线传播和架线加宽。结果是接线拓扑结构有递减的重要区域, 导致更低的失败可能性。导线加宽也被包括在内，因为额外材料(导致短路)与消失材料(导致开通)的作用必须被考虑。

通过插入的重复和被推荐的尾线延伸
为了与消失, 畸形或抗拒的vias造成的产能损失作战, Blast Yield TX 插入重复的vias。数个通过形状和配置可利用工具为布局选择最适当的配置来定义。Blast Yield TX 不断地以重复vias 的最高百分比提供最少发送层数的变动, 使由於畸形vias造成的产能损失减到最小。在重复vias 无法被运用之处，Blast Yield TX 实施晶圆厂推荐的底线引伸。

VCMP 导向的金属积土和提取
Blast Yield TX 整合台积电VCMP 模拟器具以提供准确金属和布局厚度反馈。结果是改进假的金属积土插入和更加准确的寄生提取, 这表示更好的时间准确性和较少的过程变异。另外, 设计师能在不用执行分开外在步骤分析的情形下，从实施工具内部核实对台积电- 具体CMP 和层数密度规则的服从。

LPCs和光刻明确的路径
藉由准确地塑造台积电光刻处理，此设计可更加强悍地处理变异，同时又减少系统的产能损失。另外，改善的硅准确性允许更加忠实的寄生提取，因而造成减少低落和更加强悍的设计。Blast Yield TX 使用包括在QuartTM DRC之内的相同签核质量光刻检查 。潜在的光刻热点在实施节省周转时间和使後布局定像变成不必要的同时，被辨认也被消灭。台积电光刻和处理要求检查与Blast Yield TX 充分整合，使设计师可在所有实施工具之内进行必要的证明与服从检查。

虚拟CMP 改进假的金属积土