Magma Design Automation, Inc. - Integrated RTL to GDII Design and Analysis Solutions
   
数码设计
Hydra
混合信号
Titan Chip Finishing 执行
Talus Design
Talus qDRC
Talus Power
Talus Power Pro
Talus Vortex
-------------
Blast Create
Blast Plan Pro
Blast Fusion
Blast Power
Blast Rail NX
Blast Noise
Blast Yield
Blast Yield TX
Blast Fusion QT
分析工具
Quartz DFM
Quartz Rail
Quartz Time
Quartz RC
QuickCap
QuickCap NX
Quartz Formal
Quartz SSTA
物理验证
Quartz DRC & LVS
描述
SiliconSmart / HP
SiliconSmart DFM
SiliconSmart Sign-Off
模拟电路
FineSim Pro
FineSim SPICE
FineWave
芯片/封装共同设计
RioMagic
RioMagic / Wirebond
晶圓廠分析
Merlin's Framework
Camelot
YieldManager
LogicMap
Smart Sampling

   » 白皮书
   » 成功案例
   » 多媒体信息
   » 全球站点
Titan 芯片完工修整(Chip Finishing)
 
更多Titan信息
>>
数据表(PDF):
Titan
>>
白皮书:
Titan
>>

相关新闻
微捷码发表Titan
微捷码推出QuickCap TLx
微捷码收购Sabio Lab
Titan支援IPL与PyCells

>>
网络视频研讨会
Rajeev 谈论Titan
>>
市场活动
Titan参与DATE

Titan™ 面向混合信号设计提供了一个整合的芯片完工修整解决方案。通过规避传统的自定义平面布局图生成和标准单元实施系统中固有的潜在耗时以及举步维艰的迭代,Titan以前所未有的整合水平以及自动化程度确保了产能的大幅度提升。

Titan Chip Finishing(芯片完工修整)系统中包括一个平面布局图编辑器,一个基于形状特征的自定义布线器,完整的Talus数字设计解决方案包,以及集成的Quartz DRC 和 Quartz LVS 校验解决方案。

  • Titan中包括了速度最快、容量最大以及占用内存空间最小的平面布局图编辑系统,以处理大规模的整芯片级设计。这一功能完善的自定义平面布局图编辑器能够完成所有的芯片完工修整平面布局图任务,诸如光刻规划,包括面向整个设计的临界尺寸结构、校正目标以及划线、倒装芯片焊块连接、45度布线仿真和顶层布线。
  • 基于形状特征的模拟和特定信号布线实现了速度、可重复性以及工程变更单(ECO)实施的便利性。
  • 通过一个生动的界面,Talus®或者 Blast Fusion®中的标准单元数字设计实施被完全囊括在Titan 工具中,确保了设计师们能够对标准单元数字设计执行自定义的添加和编辑。
  • 采用Quartz™的DRC和LVS 校验以及其它行业标准的物理验证解决方案能够完全地包含在Titan 工具中,使得设计师们能够轻松地实现完全的自定义和标准单元校正。
自定义平面布局图与标准单元数字布局与布线系统之间的迭代循环导致了出片进度长达数周的延迟。

芯片完工修整的最严重瓶颈

在传统的方法中,布局与布线流程是在标准单元设计规则之后,而且在平面布局图与示意图效验已经执行,签核设计也已经完毕的前提下完成的。由于上述原因,标准单元数据库不得不以诸如GDSII的标准格式输出,并被导入到一个完全自定义的平面布局图编辑器中,该平面布局图由所有的装配层组成。自定义编辑器用于添加所有必需的自定义平面布局图结构,以便于出片,诸如倒装芯片焊块连接、顶层布线,还有光刻规划,诸如 校正目标和划线。完整的数据库需要再次通过GDSII 流被传送到签核级的DRC / LVS 工具中,并将规则违背标记返回到自定义编辑器中,以执行所有必要的修正。一旦完成这一任务,所有影响布局与布线区域的变更不得不在布局与布线环境中重新校验。如此一来,我们必须循环运行布局与布线系统–通过数据的导出和导入。最糟糕的情况是,如果在这一阶段生成了一个ECO ,那么循环必须重新来过,以分析并校验所产生的变更。

Titan系统解决了瓶颈问题

Titan与Talus的有效关联,以及与Quartz DRC / LVS的紧密整合,完全解决了上文所述的循环。Quartz DRC / LVS由Titan直接启动。Titan的Design Manager(设计管理软件)通过保留所有参考的踪迹,能够自动化GDSII的导出过程。Quartz DRC / LVS 是自动执行的,而且当平面布局修正无需退出Titan而执行完毕时,规则违背步进器(violation stepper)便能够启动。一旦变更发生在Titan的自定义平面布局环境中,Talus 或Blast Fusion 便能够发现变更,随时准备重新执行其签核级校验。完全不需要数据库的传输–标准单元数据保留在内存的Talus中,而且自定义数据保留在Titan的自定义环境中。

模拟布线在有效性、可重复性以及标准化等层面实现了质的飞跃

与整合数字布局与布线流程后效率取得了极大地飞跃类似,Titan 在自动化和标准化模拟以及特定信号布线领域也取得了巨大的进步。通过平面布局图约束的视觉应用,在脚本中要么采取交互式的,要么完全自动化的方式,Titan在数分钟内即可执行总线布线、屏蔽、差分对布线、星形布线以及其它特定的布线,而现有的手工方式则需要数天才能完成。由于重新布线能够自动执行,同时不会导致进度的本质延迟,因此这一特点在出现ECOs 的情况下,变得格外有用。

Titan 自动布线同轴屏蔽。

技术特点:

自定义平面布局图编辑器
  • 通过菜单和热键来实现的综合的、功能强大的、简便易用的功能集合。
  • 多达100层的支持(可扩展的)。
  • 仅用时数分钟即可上传大型的整芯片数据库。
  • 允许添加长方形、多边形、圆锥形、通路、引脚、走线以及过孔等。
  • 允许对行状特性进行编辑,包括拉伸、切割、削砍、分解、批量分解、改造、布尔运算、转换、堆栈、步进以及校正等。
  • 允许属性编辑。
基于形状特征的布线器
  • 以约束为基础的自动化模拟和特殊网络布线。
  • 通过OA、GDSII、LEF、DEF 以及 Verilog与第三方工具接口。
  • 交互使用或者通过微微捷码的Tcl命令使用视觉的、简便易用的约束。
  • 总线布线包括并行的、串联的,以及同轴屏蔽。
  • 差分对、星形以及匹配布线。
Talus/Blast Fusion 整合
  • 生动的Talus / Blast Fusion总括接口在内存中保存了Titan中的每一次自定义平面布局图更新的Talus / Blast Fusion数据。
  • 来自命令行或随机调用Talus / Blast Fusion GUI的完整的Talus / Blast Fusion 命令集合。
  • 设计管理软件保留了贯穿于整个设计层的任意数量的Volcano™数据库或者自定义块参考
  • 连接管理软件允许任意数量的Talus / Blast Fusion 激活会议,并跟纪录Titan会议的有效Volcano数据库/连接线。
DRC/LVS 整合
  • 自动启动执行 Quartz DRC / LVS ,以及规则违背步进器/浏览器
  • 支持 Quartz DRC 以及其它行业标准的违背标记导入,使用Titan自带的违背步进器。
支持的数据格式
  • GDS2、LEF、DEF、OpenAccess™、 Verilog、Spice
支持的平台
  • Linux、Sun Solaris
   


首页
| 产品信息 | 客户支持 | 合作伙伴 | 用户社区 | 新闻与活动 | 关于Magma
职业发展 | 联系我们 | 网站地图

Copyright ©2008 Magma Design Automation, Inc. - Trademarks - Privacy - Terms of use

Site powered by e21mm

Copyright 2006 Magma Design Automation, Inc.