Magma Design Automation, Inc. - Integrated RTL to GDII Design and Analysis Solutions
   

数码设计
Hydra
混合信号
Titan Chip Finishing
执行
Talus Design
Talus qDRC
Talus Power
Talus Power Pro
Talus Vortex
-------------
Blast Create
Blast Plan Pro
Blast Fusion
Blast Power
Blast Rail NX
Blast Noise
Blast Yield
Blast Yield TX
Blast Fusion QT
分析工具
Quartz DFM
Quartz Rail
Quartz Time
Quartz RC
QuickCap
QuickCap NX
Quartz Formal
Quartz SSTA
物理验证
Quartz DRC & LVS
描述
SiliconSmart / HP
SiliconSmart DFM
SiliconSmart Sign-Off
模拟电路
FineSim Pro
FineSim SPICE
FineWave
芯片/封装共同设计
RioMagic
RioMagic / Wirebond
晶圓廠分析
Merlin's Framework
Camelot
YieldManager
LogicMap
Smart Sampling

   » 白皮书
   » 成功案例
   » 多媒体信息
   » 全球站点
Talus qDRC
 


更多Talus qDRC信息
>>
Talus qDRC数据表 (PDF英文版)
>>
新闻:
微捷码发布Talus qDRC
>>
白皮书:
用Talus qDRC将签核引入实施过程

Talus qDRC是一个综合的物理设计验证工具,直接用在实施。用晶圆厂认证的设计规则运行集(runsets),Talus qDRC藉由从实施环境提供签核质量DRC(设计规则校验)提高生产力。可看见所有GDSII层参考级IP的视野使得调试(debugging)变得容易。在只有那些改变部分的设计上操作,增量模式处理ECOs只需几秒钟。

  • 实施过程中签核品质的DRC,消除了昂贵的分流方法,制造DRC-clean效果。
  • 晶圆厂认证,签核过的设计规则runsets可从所有的主要晶圆代工厂商处获得。
  • Calibre系统的runset翻译能读取使用在Talus实施流程的内容设计规则。
  • 可看到所有层级的视野,在不用离开Talus环境的情形下消除了基层对齐问题。
  • 找出细胞填写错误,可及早调试。
  • 增量运作可在最快的时间内检查设计的零件改变-不需充分的GDSII至GDSII比较。
  • 寻短路装置会在网上寻找多重短路来调试。
  • 调试浏览器和易于校正的脚本方便设计更新。
  • 提供参考级IP视野。
  • 可直接在Volcano数据模型上操作,以保持数据的完整性。
  • 流水线架构秤线性关系随着更多的CPU与更短的实施时间增加。
  • 增量模式使得校正只改变部分设计,节省了时间。

65纳米(nm)与以下的设计常暴露出旧的设计方法,分流出GDSII作最后DRC和LVS(示意图)的检查不足之处。周转时间越长,晚期发现严重问题,以及不同工具的移入和移出产生的易出错的影响都会制造延误和增加成本。

在传统方法中,问题的发现较晚,往往造成时间长的设计迭代。一个在LEF代表和GDSII的智慧财产权(IP)的参考图书馆间的错配,一个电网开放或短路,I/O输入/输出线走向问题,或标准单元填写错误,往往在晚期才发现,并要求重新安置和路由。

Talus qDRC是一个实施物理验证工具,横跨在布局布线上,以即时发现和纠正问题。在每一个流程点上,进行DRC检查,可造成由实施环境直接生产的清楚签核。

实施期间的DRC签核
实施期间的DRC签核是为提高生产力的新兴模式。随着设计从平面规划,到初步设计和安置,持续进行的设计规则检查保证了I / O环和电力网的布局是正确的。经过路由,对所有知识产权的参考视野,可以用来验证有没有对齐的问题。同一个简单的命令(如下所示), DRCs可以有系统地运行在每一个布局布线流程的点,以消除下游的问题:

talus> check quartz DRC $m

这个命令产生强大的效果。任何DRC的违例都表现出内部的罩/Talus环境。调试DRC的违例,是针对在实施流程中供签核的认证runset进行。不需要分流数据以确定侵权行为,DRCs是在一个指令下执行。

Talus qDRC所有层的视野,暴露出真正的DRC问题,允许在Volcano中进行快速和容易的修补

 

晶圆厂认证DRC runsets
Talus qDRC获领先的晶圆代工厂支持的参考流程认证。微捷码与代工厂商合作,以维持目前的设计runset(运行集)支持所有广泛使用的程序节点。Talus qDRC用户可以从代工厂处获取这些规则集,并在实施中针对设计运行它们。Talus qDRC可呼唤来自其他DRC工具的runsets,使那些列队进入了实施流量,以对设计进行测试。

增量DRC检查与ECOs
利用Talus qDRC的一个主要好处就是,它从内部Talus环境执行。对设计数据的渐进式运作不再需要对整个设计数据库进行全面的DRC检查。变化都被追踪,使只有改装部件的设计会被分析,节约不必要的运行时间。增量DRC提供即时的反馈变化,因为他们被设计为可承诺瞬时资料库DRC更正。Talus qDRC的渐进式模式,不是一个后处理步骤,它是在内部设计数据库完全增量。不仅是调试增量,整个设计流程也是增量。ECO改变可在数秒内验证。

全层远见调试
Talus qDRC在调试时带来所有层级。该图形显示,每个差错定位可方便系统的校正。

Talus qDRC强调误差校正。间距的违反表现出红色。

 

增加填充剂细胞以调整DRC误差。相应修正逐步与Talus qDRC共同进行。

 

采用统一的数据模型,保证了设计的完整性
在传统的验证流程中,许多问题是由于为了在外部工具上运行DRC,将数据从设计数据库转移出来而造成的。在设计数据外流后,误差产生的标志必须经过重新设计数据库。捷码基于统一的数据模型来处理设计的实施。Talus qDRC不仅利用了布局布线设计视野,并合并了参考意见(全层) 。每一次变化都作出反映,并以书面直接排入设计视野。只要确定有改变,从代工规则集进行的DRC运行绝对是签核清洁(sign-off clean)。

最低的DRC成本
在设计的实施环境用Talus qDRC与晶圆厂认证DRC板,是产生清洁设计最有效的方法。增量能力保证其纠正行动,会迅速进行,降低周转成本,并防止其他部分的流程进行昂贵的重新运行。Talus qDRC缩短了DRC runtimes和总花费的时间,实现DRC-清洁的设计。结果缩短整体设计周期时间数周。这些量化的节省减少设计成本和加速产品面市时间。

技术特性:

直接在Talus内部执行
  • 在Talus内执行调试和修正
  • 只在物质变化上增量执行
  • 全层视野进行完整设计
  • 有IP的参考视野
晶圆厂认证的设计规则runsets
  • 定期更新并公布
  • 可从晶圆厂获得
  • 与晶圆代工共同校准
物理验证签核
  • 用相同的设计规则runset执行签核
  • 晶圆厂节点优化
  • 用户可决定顺序和可编辑性
  先进的功能
  • 自动修正的TCL脚本
  • 调试浏览
  • 简要错误报告
输入
  • IP参考视野
  • Volcano
輸出
  • GDSII
平台
  • Linux
   


首页
| 产品信息 | 客户支持 | 合作伙伴 | 用户社区 | 新闻与活动 | 关于Magma
职业发展 | 联系我们 | 网站地图

Copyright ©2008 Magma Design Automation, Inc. - Trademarks - Privacy - Terms of use

Site powered by e21mm

Copyright 2006 Magma Design Automation, Inc.