|
Talus Power Pro是微捷码整合IC 实现平台的一个重要组成部分，提供了综合全面从RTL到GDSII的解决方案，从而实现了功耗的优化和管理。Talus Power Pro通过有功耗意识的综合、物理优化、时钟树综合以及布局布线，将最优化的功耗管理贯穿到整个设计流程，使得设计师们能够最小化功耗，从而确保了统一的功耗分布。Talus Power Pro与微捷码的实现流程完全整合，在贯穿整个设计流程中提供了持续的功耗、时序以及面积平衡。
随着通过电池供电的便携式电子系统的应用范围持续增长，推动了对某类数字集成电路（ICs）的需求，这类电路的特点是功耗消耗保持在尽可能低的水平。与此同时，设计师们必须在最小的封装体积中，将更多的高频功能封装到芯片内。毫无疑问，越来越多的性能和单元数量将导致功耗的增加，使得功耗管理成为影响硅片成功的重要因素。
为了在不延长周期时间的条件下获得最优化的结果，功耗和时序之间持续的、实时在线的平衡操作必须贯穿在整个RTL-to-GDSII流程中。传统的功耗管理方法需要使用多种工具，而且需要使用定制技术。这种方法缺乏整合性，同时也导致单点独立工具无法充分满足功耗以及其它的设计需求。而Talus Power Pro则提供了全面的低功耗解决方案，能够与微捷码的RTL-to-GDSII流程完全整合到一起。Talus Power Pro使得有效的功耗管理得以贯穿整个设计流程，确保了迅速收敛。同时，它也充分利用了内置的功耗、时序和电压（IR）降分析引擎，确保了平衡的实现，而无需退出实现系统。
- 贯穿整个RTL-to-GDSII 设计流程，面向功耗优化和管理，提供了全面的解决方案。
- 通过能够确保功耗门控、先进的时钟门控以及其它的支持技术的有功耗意识的综合，在流程早期就致力于满足功耗需求。
- 通过使用多阈值电压（multi-Vt）库，实现了漏电功耗最小化。
- 支持自动化的多阈值电压（multi-Vdd）方法；允许在RTL阶段的域定义，优化并分析交叉域，以及电平相移器和绝缘单元的自动嵌入。
- 功耗觉醒的时钟树综合通过先进的技术，如水槽聚类，时钟门复制，反克隆和最优斜交缓冲器插入，确保节省大量电源。
- 过MTCMOS开关的嵌入和分析，积极主动地优化功耗；支持分布式的、全局的，以及特殊标准单元变量。
|
- 通过自动的电源网格综合，基于特定的约束条件，自动地生成电源网格。
- 根据瞬态分析结果，通过解耦电容单元的自动优化和嵌入，最小化漏电功耗，并改善良率。
- 通过先进的有功耗意识的缓存和规模控制，最小化开关功耗，确保了均衡的功耗和电压降分布。
- 以统一的数据模型架构和内置的分析引擎，确保了贯穿整个RTL-to-GDSII流程的持续的、发生在功耗、时序以及面积之间的平衡。
- 支持Unified Power Format（UPF）的低功耗行业标准，以帮助显着改善TAT及相互操作性。
|
有功耗意识的综合在设计流程早期就能够满足功耗需求
在流程早期满足功耗需求能够确保卓越的结果质量（QoR）以及次数最少的迭代，从而实现了较快的周期时间。Talus Power Pro与微捷码的集成电路实现流程紧密整合在一起，确保了综合过程中协调一致的功耗、时序以及面积优化。该工具通过使用时钟门控技术，实现了动态的功耗补偿，这种时钟门控技术也包括对测试逻辑的支持。同时，Talus Power Pro也通过识别特殊的指令，在RTL中插入功耗门控单元和保持触发器，达到降低动态功耗的目的。
利用多阈值电压（multi-Vt）库最小化漏电功耗
Talus Power Pro通过利用多阈值电压库，最大限度地降低了漏电功耗。来自各类库的单元被组合到一个库中，这样就能够从中自动地选择最合适的单元，以达到同时满足时序和漏电功耗需求的目的。在实现流程的各个阶段，优化引擎都会在漏电功耗和时序之间进行平衡，尽最大可能地减少设计所需要的低阈值电压（速度更快，但是漏电更高）单元数量。
MTCMOS开关嵌入和分析极大地降低了漏电功耗
多阈值互补金属氧化物半导体（MTCMOS）开关用于连接全局的恒定电源线和局域的开关电源线。这些开关能够根据芯片的运行模式有效地切断设计中某些区块的电源供给，使得漏电功耗减少率高达10倍。微捷码的解决方案也支持各种类型MTCMOS开关的嵌入和尺寸调整，诸如全局header/footer开关，分布式或者精细微粒header/footer开关以及基于标准单元的开关。递增的嵌入和使能线的键合都是自动处理的。瞬态电压降（IR-drop）性能能够用来分析MTCMOS区域电源的开/关次数。
自动化的解决方案支持带有电压岛的设计
电压岛方法通过灵活机动地选择关闭不同的区域或在不同的电压条件下运行岛，从而实现功耗的降低。Talus Power Pro面向含有不同电压岛的设计提供了完全自动化的解决方案。这一自动化的解决方案同时支持层次化的流程和几乎扁平化的流程，从而实现了更好的QoR。Talus Power Pro将根据用户定义的规范，自动创建电压岛，连接电源和接地网络，并且嵌入和放置特殊的单元，诸如电平相移器和绝缘单元等。Talus Power Pro能够利用来自相应库的合适单元逐个优化这些电压域。同时，Talus Power Pro也通过在不同操作条件下执行协同的多区域时序优化实现了动态的电压和频率调节（DVFS）。在综合过程中，Talus Power Pro也支持RTL pragmas，以便定义电压域。
有功耗意识的时钟树综合优化了时钟树功耗
时钟树的功耗损耗构成了芯片整体功耗的重要组成部分。Talus Power Pro在时钟树综合过程中，采用各种技术来优化时钟树功耗。在时钟树构建过程中，使用了很多领先的技术（诸如网表级时钟门控、时钟门极电路物理意义的克隆和反克隆、多阈值电压、有功耗意识的缓冲、规模调整以及散热片簇安排等）。功耗和时序都作为价值函数被仔细衡量，以达到最理想的QoR。诸如由活动驱动的时钟门控以及时钟树平衡等其它技术也有助于进一步地优化时钟树功耗。
面向最优化功耗分布的自动电源网格综合
Talus Power Pro可接受用户定义的电源网格约束，并自动生成适当的电源网格。较之于根据传统设计来估算电源数量的电子数据表方法，这种方法无疑是极为有效的。用户能够定义每一层的利用率、电流密度或者电压降限制作为输入约束。设计师们也能够在规划的早期详细说明电源网格的最理想参数，定义PAD的位置，继而在详细的实现过程中，继续细化改进。这种方法免除了对电源网格冗余设计的需求，节约了芯片上宝贵的布线资源和空间。该自动化方法极大地减少了设计收敛时间，同时无需牺牲芯片的性能。
Talus Power Pro几乎扁平的自动电压岛解决方案确保了跨区域的优化和分析。
电源网格综合能够根据用户定义的约束条件自动地生成电源网格。
根据瞬态分析自动优化并嵌入解耦电容单元
微捷码的Quartz™ Rail 与Talus Power Pro 紧密整合，实现了精准的瞬态线轨分析，使得Talus Power Pro 能够根据这些瞬态结果，自动地执行解耦电容嵌入和优化，从而最小化电源网络的波动。智能的嵌入确保了解耦电容单元的功耗最低，进而改善了可靠性，同时将功耗分布噪声降低到最小。
UPF支持低功耗设计
Talus Power Pro利用UPF在RTL到GDS流程初期以功耗约束读入低功率流程。功耗约束，例如时钟门控，保持触发器综合和多电源域的定义可被界定为动态功耗降低。特殊单元，如电平相移器和绝缘单元，可以推断综合阶段为支持多电源流程。对于电源关断的域，开关可以推断在RTL阶段便于仿真。状态表可以用来界定已经建立的不同领域之间的关系。Talus Power Pro也可以在设计流程的任何点写出UPF，方便交互操作性。
低功耗参考解决方案支持使用特殊库单元和知识产权（IP）
Talus Power Pro通过支持来自代工厂、库供应商以及自定义知识产权（IP）供应商的参考方法，提供了完善的功耗管理平台。来自第三方供应商的各种系统能够帮助用户自有工具（COT）设计师构建低功耗应用。基本架构支持跨标准单元、输入/输出器件（I/Os），存储体以及模拟IP功能块测量动态和漏电功耗的降低。Talus Power Pro也支持诸如电平相移器、保持触发器、绝缘单元以及MTCMOS单元等专用单元。考虑这些单元有助于推动低功耗实现过程。这种模块化方法帮助用户在他们的设计流程中混合并匹配各个元件，以获得最理想的功耗消减。一旦提供了SPICE模型，就可以执行基于标准单元上解耦电容的特征表征。
技术特点:
动态功耗
- 完全自动化的、几乎扁平的多阈值电压（multi-Vdd）流程
- 动态的电压和频率调节（DVFS）
- 有功耗意识的综合和物理优化
- 时钟门控嵌入、克隆，以及有功耗意识的时钟树综合
漏电功耗
- 利用多阈值电压（multi-Vt）库将漏电功耗降低到最小
- MTCMOS和VTCMOS（主体偏置）技术降低漏电功耗
功耗分布
- 功耗和电压降（IR-drop）分析
- 自动的功耗网格综合
- 基于瞬态分析结果的智能解耦电容优化
|
对UPF和准确参考方法的支持
- 支持UPF低功耗业界标准
- 利用专用库单元和自定义知识产权的参考方法
- 准确的模型特征表征，确保硅片的可预测性
与Talus平台的紧密整合
- 在最优化的功耗最小化过程中，理想的规模尺寸调整
- 内置的功耗布线器
- 功耗和电压降（IR-drop）分析
- 据电压降（IR-drop）调整建立和保持时间
|
|
