Talus DFM
-------------
    
|
Talus DFM 是一种针对65 纳米过程设计而提出,既符合晶圆厂可制造性要求,又可改进良率的解决方案。它提供获取个别晶圆厂DFM 资料的介面,将DFM 带到设计师的桌面,以具体提供改进的准确性。拥有Talus DFM, 微捷码(Magma)用户能在优选时序、区域、功率损耗和噪音的同时,改进可制造性和良率。这过程解决了随机与系统的良率损失,同时藉由处理流程变异来提供对硅更紧密的交互作用。内建DFM 符合度检查与晶圆厂内部工具关联, 简化交货。
保证可制造性和最大化良率是65纳米设计的主要挑战, 另一重点是它也能在设计流程早期针对良率相关问题进行改善。布局後出产量改善的方法较不有效、也会导致设计迭代。未解决这些挑战可能导致在制造良率急剧减少、困难度增加与良率下降和更高的整体费用。系统和随机的良率损失必须加以处理。制造过程的固有局限导致可能造成灾难或参数失败的处理偏差。改善的分析准确性补全了限制性设计规则也确保首次矽成功。遵守规则的DFM解决方案在65纳米时不再有效, 反而可能导致夸张或不及的设计。
- RTL 对GDSII 实施流程过程中确保可制造性和改善良率。
- 包括同时优化良率、时序、区域、功率和信号完整性。以确保最优良的表现并改进良率。
- 利用制造可变性和处理效用,为优化良率与设计鲁棒性提供全面解答方案。
- 由执行以良率为主的技术映射和估量来进行单元生长优化。
- 使用重要区域分析(CAA)与CAA导向的导线传播和加宽,降低随机颗粒瑕疵而失败的可能性。
|
- 消灭因根据准确光刻仿真所进行光刻过程检查(LPC) 可变性而潜在的系统良率热点。
- 支持化学机械美化(CMP)效果的准确建模。
- 通过嵌入良率分析提出对用户友好良率的报告。
- 支持晶圆厂和联合设备制造商(IDM)的先进制造规则
|
有内建良率优化的全面RTL 到GDSII 解决方案
针对65纳米设计, Talus DFM 针对为改善良率提供一种全面解决方案并将其整合进微捷码的RTL 到GDSII实施流程。它包括先进单元良率优化能力: 使用对良率有意识的技术映射和估量来同时优化良率与其他度量, 譬如时间、区域和功率,它同时也包括CAA 和时间驱动的导线传播和加宽。联合的CMP建模驱动假的金属积土并为改善的准确性提取提供准确层数和金属厚度。光刻仿真消灭热点 , 并保证在过程中LPC的 正确性。完全支持先进的晶圆厂和IDM DFM 规则和签核准确合格的检查也提供了早期的反馈和简化制造方面的交货。
单元生长优化和安置
藉使用一个良率描绘的单元数据库, Talus DFM 可及早开始良率优化并继续在流程中进行- 从最初的综合和一直到安置, 时钟树综合, 和最後的发送。在技术映射和单元估量期间, 多套的逻辑单元被使用以达到设计限制并优化良率。
CAA 引导的导线传播和加宽
Talus DFM 提供CAA 能力以辨认由於随机颗粒的瑕疵而容易失败的区域。介面接受晶圆厂准确的瑕疵发行模型。用户并且能使用一个普通的内建模型。这允许Talus DFM根据重要区域与相关潜在的随机瑕疵来执行导线传播和架线加宽。结果是接线拓扑结构在重要区域减少, 导致失败可能性降低。
CMP 引导的金属积土和提取
Talus DFM 为处理CMP 作用提供二个机制。台积电的虚拟CMP 模拟器整合了台积电65纳米的设计流程。另外, 微捷码提供可被以任一晶圆厂或设计过程使用的完全CMP 仿真环境。结果是准确的金属和布局厚度预测, 改进仿制的金属积土插入的质量,和提供更加准确的寄生提取,也就是更好的时序准确性和较少的处理变异。另外, 设计师不必须执行分开步骤就能从实施工具内部分析和核对针对晶圆厂的具体CMP 和层数密度规则。
CMP 塑型改进假的金属积土
光刻过程检查和光刻发送
在实施流程中, Talus DFM 有一台准确的光刻模拟器, 可在减少系统性出产量损失的同时,提供更强健的处理变异。改善过的硅准确性可提供更正确的寄生提取,因此减少并造成更加健壮的设计。Talus DFM 使用与Quartz™ DRC-Litho相同的签核光刻检查, 能够在实施过程中辨认并消灭可能的光刻热点,以节省时间与不必要的後布局定像。另外, 台积电的光刻和处理要求检查是充分地整合在Talus DFM 之内, 允许设计师在使用所有实施工具的情形下进行必要的验证与服从检查。
技术特点:
- 支持台积电DFM 规格和DFM 数据成套工具
- DFM 数据/模型 连接为非台积电过程
- 对良率有意识的技术映射和估量
- 重复通过插入和被推荐的end-of-line支持
- 联接CAA导向的导线传播与加宽
|
- 以石版印刷仿真为基础的LPC 热点证明和排
- CMP 仿真的金属积土和RC 提取
- 晶圆厂和IDM 设计和DFM 规则的完全支持
- 准确DFM服从检查交货
|
输入
- 台积电 DFM 数据成套工具(台积电格式)
- 晶圆厂具体DFM 资料 (微捷码Magma格式)
- DFM 描述模型数据库(自由格式加上私有的引伸)
- Verilog, VHDL (netlist或RTL), DEF (floorplan), lib, SDC, SPEF, LEF, GDSII, Volcano™
|
输出
- DFM服从报告DEF (floorplan)
- Verilog (netlist), lib, SDC, SPEF, LEF, GDSII, Volcano™
|
|
