Magma Design Automation, Inc. - Integrated RTL to GDII Design and Analysis Solutions
   

数码设计
Hydra
混合信号
Titan Chip Finishing
执行
Talus Design
Talus qDRC
Talus Power
Talus Power Pro
Talus Vortex
-------------
Blast Create/SA
Blast Plan Pro
Blast Fusion/SA
Blast Power
Blast Rail NX
Blast Noise
Blast Yield
Blast Yield TX
Blast Fusion QT
分析工具
Quartz DFM
Quartz Rail
Quartz Time
Quartz RC
QuickCap
QuickCap NX
Quartz Formal
Quartz SSTA
物理验证
Quartz DRC & LVS
描述
SiliconSmart
SiliconSmart CR
SiliconSmart SI
SiliconSmart IO
SiliconSmart MR
模拟电路
FineSim Pro
FineSim SPICE
FineWave
可编程逻辑设计
PALACE
ArchEvaluator
Blast FPGA
Blast Create SA
Blast Fusion SA
晶圓廠分析
Merlin's Framework
Camelot
YieldManager
LogicMap
Smart Sampling

   » 白皮书
   » 成功案例
   » 多媒体信息
   » 全球站点
SiliconSmart MR
 

内存特征和建模

SiliconSmart MR自动并加速了特征和建模过程,改善了嵌入式内存模块的精度。

当前,超过百分之九十的SoC设计都包含了多个嵌入式的内存。这些内存的特征、建模和验证过程不仅耗时而且容易出错,SiliconSmart MR使得这些过程能够自动执行。通过SiliconSmart MR进行自动化的环境设置、度量定义以及激励创建,用户能够创建各种类型内存的特征和建模。SiliconSmart MR能够轻松地整合到现有的环境中,通过快速地生成高品质、可用于生产的Synopsys®Liberty™模型,增强了设计和特征环境。

主要特点:

  • 消耗全部内存网表
  • 获取时序和功率
  • 自动设置和激励生成
  • 自定义的特征方法
  • 基于内部节点度量获取的约束条件
  • 基于架构的分布式处理
  • 数据从属关系管理
  • 自动的回转相移和多PVT
  • 完整的模型生成Complete model generation
支持的内存
  • 规则结构的嵌入式内存
  • 同步的和异步的
  • 单口、双口和多口随机存取内存( RAMs)
  • 单口、双口和多口 只读存储器(ROMs)
  • 单口、双口和多口寄存器文件
模块查看
  • Synopsys®Liberty™(.lib)
  度量
  • 时钟周期时间,低/高最小脉宽
  • 芯片允许设置/保持时间
  • 地址和数据设置/保持时间
  • 写允许设置/保持时间
  • 时钟到数据输出延迟(存取时间)
  • 输出三态运行/禁止
  • BIST允许设置/保持时间
  • BIST三态允许/禁止
  • 异步写通( AWT)(组合的)
  • 与状态相关的开关、隐藏和泄漏功率
电路仿真软件
  • Nassda™ HSIM™
  • Synopsys NanoSim™
  • StarSim-XT™
  • Star-HSpice®
平台支持
  • Solaris™
  • Linux®


首页
| 产品信息 | 客户支持 | 合作伙伴 | 用户社区 | 新闻与活动 | 关于Magma
职业发展 | 联系我们 | 网站地图

Copyright ©2008 Magma Design Automation, Inc. - Trademarks - Privacy - Terms of use

Site powered by e21mm

Copyright 2006 Magma Design Automation, Inc.