微捷码（Magma ）集成电路实施以及签核系统提供了面向45纳米器件的布线、低功耗、DFM以及SSTA设计功能

美国加利福尼亚州圣荷西市，以及台湾新竹市，2007年6月4日讯—半导体设计软件供应商微捷码（Magma）® 设计自动化有限公司（纳斯达克股票交易代码：LAVA）和台湾积体电路制造股份有限公司（台湾证券交易所代码TSE：2330，纽约证券交易所代码NYSE：TSM）于今日联合宣布微捷码公司的Blast 和Talus™ 设计实施软件、Quartz™ SSTA 统计分析、Quartz DFM 以及 SiliconSmart® DFM均被台积电的设计参考流程8.0版囊括在内。微捷码系统满足了45纳米工艺几何拓扑凸显出来的设计挑战以及工艺偏差。设计参考流程8.0版包括裸片间（Inter-die）变异的统计时序分析、自动化的DFM（可制造性设计）热点校正以及新型的动态低功耗设计方法。

微捷码设计实施事业部总经理Kam Kittrell 评价说：“微捷码和台积电一直致力于为设计师们提供高效的、可靠的以及有成本效益的设计和制造功能，以完成严苛的集成电路设计和制造，”他进一步评论道：“我们非常荣幸微捷码的软件能够继续成为台积电设计参考流程中的关键组件。”

微捷码和台积电公司携手紧密合作，面向台积电的45纳米工艺过程以及设计参考流程8.0版来验证微捷码公司从RTL-到-GDSII流程中先进的低功耗、统计静态时序分析（SSTA）以及可制造性设计（DFM）的功能。

台积电设计服务市场副总监 Kuo Wu 表示说：“微捷码公司提供了一个透明的、用户界面友好的流程，满足了布线、SSTA、DFM，以及低功耗的需求，使得设计师们能够最大程度地挖掘出45纳米设计的潜能，”他继续表述道：“微捷码的统计特征表征以及分析功能在确保的准确度同时，实现了快速的量产。”

与65纳米工艺过程相比，45纳米工艺技术的晶体管密度增加了一倍，同时也产生了新的挑战，即对通盘的、整合的设计方法的需求。对于改进的精度，基于规则的实施流程已经籍由基于模型的流程得以扩展。导致印刷的形状背离原图的光刻效应正逐渐变得更加麻烦，同时导致了系统热点和参数良率的缺失。

化学机械研磨（CMP）以及平坦化的影响也产生了一系列的制造问题，同时随机的粒子缺陷也需要进行管理。45纳米设计的出现需要精细的低功耗技术，以确保在整个从RTL-到-GDSII设计流程中泄漏电流和动态功耗的最小化。此外，裸片之间和裸片内的变异、统计泄漏以及统计时序（SSTA）优化也必须结合到流程之中。

关于台积电设计参考流程8.0 版的支持

设计参考流程8.0版的发布，延续了台积电的一贯传统，继续提供久经市场考验的设计方法和推荐的工具，从而确保先进工艺技术环境下硅片设计的成功。这种设计支持的生态系统有效降低了衍变到65纳米技术节点的风险。包括在设计参考流程8.0版中的微捷码产品包括：

Blast Create™、Blast Fusion®、Talus Design、Talus Vortex – 实现了智能化的时序、面积以及功率折衷平衡

微捷码在一个可单独执行的程序中提供了完整的从RTL-到-GDSII的流程。Blast Create 和Talus Design 是从RTL到placed-gates的系统，使得逻辑设计师能够综合、直观显示、评估以及改善RTL代码的质量、设计约束、测试需求以及平面布局图的质量等。Talus Design系统中集快速、功能完善的、高容量的预测综合功能、完整的和增量式的静态时序分析和功率分析功能于一身。Blast Fusion 和Talus Vortex是物理设计解决方案，包括了优化、布局和布线、有效的时滞时钟发生、平面布局规划以及功率规划、RC提取以及一个独立的、内置的增量式时序分析器。这些软件都以微捷码的统一数据模型为基础，在详细的布局之前能够精确地预 测最终的时序结果，从而消除了时序收敛迭代，并确保了迅速的设计收敛，同时在设计过程中权衡了诸如芯片变异（OCV）等纳米设计的新型挑战。Talus Vortex 完全能够支持台积电的45纳米布线规则以及寄生技术文件。

Blast Power™、Blast Rail™、 Talus Power、Quartz Rail – 先进的功率管理以及功率签核

通过台积电的设计参考流程8.0版，设计师们能够拥有一套面向功率优化和管理综合的从RTL-到-GDSII 的解决方案。该方案中实施了多种节能设计策略，以实现最大的功率缩减。本系统整合了低功耗分析和优化引擎– 而且贯彻应用到–整个RTL-到-GDSII流程。Talus Power 支持先进的新型技术，包括利用协同的多区块优化、多电压域（multi-Vdd）以及物理实施的本地多阈值电压（multi-Vt）、自动的多电压设计、自适应电压调技术，满足了台积电45纳米动态和泄漏功率的需求。

利用Quartz Rail ，功率分析将从RTL阶段开始，一直持续到签核阶段，以确保功率的完整性 。功能包括自动的功率网格分析、静态和动态电压降分析以及感应延迟和解耦电容插入等，以规避电压峰值下降。微捷码的方法同时也支持嵌入并调整不同类型功率开关电路的体积，诸如粗粒度分布式的和全局的页眉/页脚开关电路，以及精细粒度页脚开关电路。

微捷码的低功耗解决方案将执行统一功率格式（UPF）标准，并支持通过Talus Power 和 Quartz Rail的UPF设计功率目标。

SiliconSmart DFM – 先进的统计特征表征

由于由统计特征表征带来的变量数量持续增加，特别是晶格内部的特征表征，晶格内每个晶体管都有一个变量，特征表征工具必须具备更卓越的性能并实现更快的量产。SiliconSmart DFM 是新一代的高性能统计特征表征引擎，面向执行统计时序和功率特征表征，提供了快速、准确的解决方案，同时产生了除微捷码的专属统计模型之外的所有行业标准的统计模型，从而推动了微捷码的Quartz SSTA 。

Quartz SSTA –管理工艺过程的偏差

在45纳米的设计制造工艺过程中，传统的做法是利用多种工艺拐点和设计余量来防止工艺过程的偏差，然而这种方法会大幅度地危及性能，从而导致设计的失败。为了帮助用户降低完成时序收敛所耗费的时间和精力，并获得稳定优质的设计，台积电在设计参考流程8.0版中内置了微捷码的Quartz SSTA 。Quartz SSTA 使得设计师们能够通过识别并修正对工艺偏差敏感的关键路径来管理贯穿在整个设计流程中的工艺流程的偏差。它包括支持先进的时序模型，诸如复合电流源（CCS）、晶格之间和晶格之内变异，以及统计泄漏和优化等。因此，通过该系统，设计师们必将能够获得鲁棒性更强的设计，进而改善了所有工艺过程窗口和环境条件下的生产良率。

Quartz RC 和 Quartz Time –面向提取和时序的精准签核工具

Quartz RC 和Quartz Time 通过一个独立的、完善的集成电路实施以及面向提取、时序和噪音的签核系统，进一步扩展了Blast Fusion 和 Talus。Sign-off-in-the-Loop™技术是专为满足客户对高级几何拓扑中更快的设计流程需求而开发，消除了外部的签核迭代，实现了构建即正确的结果，将签核行为简化为仅仅几个简单的核对活动。

Quartz RC 是签核级的寄生提取产品，实现了与业界公认的黄金寄生提取标准QuickCap®紧密关联的精确度。Quartz RC是整芯片级的提取工具，能够在Blast Fusion和Talus 流程中存取访问，或者能够被用来做为ASIC设计师使用的独立系统，通过业界标准的LEF/DEF （库交换格式/设计交换格式）输入。

Quartz Time 提供了精准的时序和噪音分析，以及签核。Quartz Time 是专为满足因纳米级工艺流程引发的复杂的时序问题。同时，Quartz Time 也提供了先进的时序功能，诸如协同多模式以及多区块支持，电流源模型支持，并支持多电压设计和电压降导致的延迟对时序影响分析等。

Blast Yield TX、Talus DFM、Quartz DFM – 改善良率、降低成本

微捷码在整个实施流程中，满足了可制造性设计的需求，消除了与布局完成后的DFM修正相关的高成本迭代。微捷码的DFM解决方案组合了基于规则和基于模型的分析方法，从而在不大幅度增加运行时间的情况下实现了精确的硅片设计。设计师能够在不违反DRC规定以及影响关键性的时序的情况下消除DFM热点。Blast Yield TX和Quartz DFM是经过台积电验证的工具，做为代工厂精度的DFM解决方案推荐给设计师使用。Blast Yield TX在Magma Blast Fusion流程中整合了台积电的虚拟化学机械研磨（VCMP）仿真器、与台积电关联的临界面积分析方法（CAA）以及Quartz™ DRC的光刻工艺检验（LPC）等功能。通过Blast Yield TX和Quartz DFM，设计师们获得了完整的DFM解决方案，从而能够最大限度地降低随机的与系统化的良率损失。

通过将线路扩展、线路加宽、冗余通路插入以及通路扩展等组合到一个用户执行的单步执行步骤中，台积电设计参考流程8.0版中的新特性改善了临界面积分析和优化。VCMP 流程利用C-API 实现了效率的改善，面向CMP热点修正提供了先进的虚拟金属填充。通过Quartz RC和 QuickCap® NX 工具，实现了有VCMP意识的寄生提取，提供了硅片精度的延迟和泄漏分析。此外，Quartz DFM 能够用于识别并自动修正LPC 布线热点，并能够输出光刻轮廓线，以生成有光刻意识的SPICE网表。

关於微捷码（Magma）
应用于集成电路(IC)设计的微捷码（Magma）软件被公认为是半导体科技中最优秀软件的代表，使全球最大的芯片公司能设计领先的芯片 “Design Ahead of the Curve”™。微捷码（Magma）公司为IC实施、分析、物理验证和特征描述提供EDA(电子设计自动化)软件。微捷码（Magma）的产品获世界顶尖的工程师选用来设计和验证复杂的、高性能的ICs，应用于通讯、计算、消费电子以及网络应用，同时，缩短了设计时间和成本。微捷码(Magma)总部位于美国加利福尼亚州的圣荷西市，在世界各地均设有办事机构。微捷码（Magma）的股票以交易代码LAVA在纳斯达克证券交易所挂牌交易。请访问微捷码（Magma）设计自动化公司的互联网站www.magma-da.com。

台湾积体电路制造股份有限公司（TSMC）简介
台湾积体电路制造股份有限公司(简称台积电，TSMC)是世界上最大的专注于半导体生产的代工厂，具有业界领先的工艺技术和最大的工艺验证库系列，IP（知识产权），设计工具和参考流程。公司拥有两个先进的十二英寸晶圆生产线、五个八英寸晶圆生产线和一个六英寸晶圆生产线。此外，台积电（TSMC）还有两个全资子公司WaferTech和台积电（上海），以及一个合资厂（SSMC），都拥有足够强大的生产能力。台积电（TSMC）是业内率先具备65纳米生产能力的代工厂。台积电（TSMC）公司总部位于台湾新竹。关于台积电（TSMC）的详细情况请访问公司的互联网站http://www.tsmc.com。

前瞻性声明：
按照1995年私人证券诉讼法（修改版）中定义的“免责声明”，除了在本文提及的历史信息，本新闻稿中涉及到的内容，包括微捷码（Magma）软件和台积电(TSMC)工艺技术的特点和优越性的一般性描述，以及关于微捷码（Magma）能够使得设计师们能够增强可制造性、改善良率，进而降低了功率和开发成本，缩短了生产时间等非限定性描述都属于前瞻性声明。这些前瞻性说明可能受到某些风险和不确定因素的影响，这些影响可能导致实际结果与历史结果或预期产生重大出入，包括但不仅限于微捷码（Magma）公司和台积电(TSMC)公司继续合作的决定，公司紧跟变化莫测的技术发展的能力以及其产品产生预期结果的能力。关于上述和其它潜在风险因素的进一步讨论将在微捷码（Magma）提交给美国证券交易监督委员会的公共文件中予以阐述（www.sec.gov）。微捷码（Magma）公司不承担发布任何前瞻性声明修订结果的义务。

公共关系联系人
Monica Marmie
微捷码（Magma）设计自动化公司
市场传媒总监
408-565-7689
monical@magma-da.com